Полищук, Жанна Эдуардовна. Аппаратная архитектура блока расчета метрик для блочного последовательного декодера полярных кодов: выпускная квалификационная работа бакалавра: направление 11.03.02 «Инфокоммуникационные технологии и системы связи» ; образовательная программа 11.03.02_01 «Системы мобильной связи» = Hardware architecture of the score processor for the block sequential decoder of polar codes / Ж. Э. Полищук; Санкт-Петербургский политехнический университет Петра Великого, Институт электроники и телекоммуникаций; научный руководитель А. В. Рашич. — Санкт-Петербург, 2022. — 1 файл (2,1 Мб). — Загл. с титул. экрана. — Доступ по паролю из сети Интернет (чтение). — Adobe Acrobat Reader 7.0. — <URL:http://elib.spbstu.ru/dl/3/2022/vr/vr22-2638.pdf>. — DOI 10.18720/SPBPU/3/2022/vr/vr22-2638. — Текст