Объект исследования – алгоритм вычисления коэффициентов многочлена локаторов ошибок БЧХ кодов стандарта DVB-S2. Цель работы – снижение количества аппаратных ресурсов при реализации в FPGA алгоритма вычисления коэффициентов многочлена локаторов ошибок в декодере БЧХ кодов. В результате исследования реализован модуль, вычисляющий коэффициенты многочлена локаторов ошибок по принятому многочлену синдромов. В ходе работы создана модель декодера БЧХ кодов в среде Matlab, которая представляет собой тестовое окружение реализованного модуля. Предложена свёрнутая архитектура алгоритма вычисления коэффициентов многочлена локаторов ошибок. Данный модуль можно использовать в декодере БЧХ кодов стандарта DVB-S2. Использовались открытые образовательные ресурсы и программы поиска и анализа информации. Использовались средства автоматизации (автоматизированной) разработки Matlab, Vivado. Применено (протестировано) программное обеспечение Matlab.

The subject of the graduate qualification work is algorithm for calculating the coefficients of the polynomial of error locators of BCH codes of the DVB-S2 standard. The purpose of the work is to reduce the amount of hardware resources when implementing in the FPGA an algorithm for calculating the error locator polynomial coefficients in a BCH code decoder. As a result of the study, a module was implemented that calculates the error locator polynomial coefficients from the received syndrome polynomial. In the course of the work, a model of a BCH code decoder was created in the Matlab environment, which is a test environment for the implemented module. A collapsed architecture of the algorithm for calculating the coefficients of the error locator polynomial is proposed. This module can be used in a BCH decoder for DVB-S2 codes. Open educational resources and programs for searching and analyzing information were used. We used automation tools for (automated) development of Matlab, Vivado. Applied (tested) Matlab software.