Цель работы – разработка унифицированного модуля цифрового фильтра на языке System Verilog. В результате разработан унифицированный ЦФ для реализации на ПЛИС, проведены расчеты его характеристик, разработаны программы на System Verilog для его реализации и проверки его работоспособности, а также произведен расчет требуемых ресурсов для реализации ЦФ на ПЛИС. В работе применены методы теории анализа и синтеза ЦФ, методы математического моделирования и язык описания аппаратуры для синтеза и событийного моделирования. Использовались открытые образовательные ресурсы и программы поиска и анализа информации. Использовались средства автоматизации (автоматизированной) разработки Vivado. Применено программное обеспечение: Filter Designer, System Verilog. Результаты применимы при проектировании ЦФ для передающих и приемных радиоустройств.

The aim is development of a unified digital filter module in the System Verilog language. As a result, a unified digital filter was developed for implementation on an FPGA, its characteristics were calculated, programs were developed in System Verilog to implement it and test its performance, and the required resources for implementing the digital filter on an FPGA were calculated. The work uses methods of the theory of analysis and synthesis of digital filters, methods of mathematical modeling and a language for describing equipment for synthesis and event modeling. Open educational resources and information search and analysis programs were used. Automation (automated) development tools such as Vivado was used. The Filter Designer and System Verilog software has been applied. The results are applicable when designing digital filters for transmitting and receiving radio devices.

• Определения, обозначения и сокращения
• Введение
• Глава 1. Обзор современных принципов и технологий создания цифровых фильтров
  • 1.1. Принципы осуществления цифровой фильтрации
  • 1.2. Сравнение фильтров с конечной и бесконечной импульсной характеристикой
  • 1.3. Выбор метода синтеза КИХ – фильтра
  • 1.4. Особенности реализации ЦФ на ПЛИС с использованием языка System Verilog
• Глава 2. Выбор структуры и расчет характеристик ЦФ
  • 2.1. Выбор структуры КИХ – фильтра
  • 2.2. Расчет характеристик ЦФ
• Глава 3. Разработка и экспериментальное исследование унифицированного модуля КИХ фильтра
  • 3.1. Программная реализация модуля ЦФ на языке System Verilog
  • 3.2. Testbench для проверки модуля на языке System Verilog
  • 3.3. Результаты симуляции и проверка работоспособности модуля на различных ПЛИС
• Заключение
• Список использованных источников
• Приложение А Коэффициенты полосового фильтра
• Приложение Б Программа унифицированного модуля КИХ-фильтра
• Приложение В Код testbench для проверки модуля