Детальная информация
Название | Внедрение аппаратной реализации протокола PTP в контроллер подсистемы синхронизации для эксперимента SPD: выпускная квалификационная работа бакалавра: направление 09.03.01 «Информатика и вычислительная техника» ; образовательная программа 09.03.01_01 «Разработка компьютерных систем» |
---|---|
Авторы | Котов Кирилл Андреевич |
Научный руководитель | Болсуновская Марина Владимировна |
Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и кибербезопасности |
Выходные сведения | Санкт-Петербург, 2025 |
Коллекция | Выпускные квалификационные работы ; Общая коллекция |
Тематика | ПЛИС ; SPD ; IEEE1588 ; PTP ; RISC-V ; синхронизация времени ; FPGA ; clock synchronization |
Тип документа | Выпускная квалификационная работа бакалавра |
Тип файла | |
Язык | Русский |
Уровень высшего образования | Бакалавриат |
Код специальности ФГОС | 09.03.01 |
Группа специальностей ФГОС | 090000 - Информатика и вычислительная техника |
DOI | 10.18720/SPBPU/3/2025/vr/vr25-3012 |
Права доступа | Доступ по паролю из сети Интернет (чтение, печать, копирование) |
Дополнительно | Новинка |
Ключ записи | ru\spstu\vkr\37270 |
Дата создания записи | 19.09.2025 |
Разрешенные действия
–
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Действие 'Загрузить' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Группа | Анонимные пользователи |
---|---|
Сеть | Интернет |
Подсистема синхронизации времени, разрабатываемая в рамках эксперимента SPD имеет в себе контроллер. Главная задача контроллера – управление оконечными узлами подсистемы синхронизации. Управление происходит с помощью команд, которые содержат в себе поле с временной меткой. Для синхронизации часов контроллера должен использоваться протокол PTP. В работе рассмотрен подход к разработке платформонезависимой реализации протокола PTP на базе ПЛИС с использованием процессорного ядра с архитектурой RISC-V, результаты полученной разработки.
The time synchronization subsystem being developed as part of the SPD ex-periment has a controller. The main task of the controller is to control the end nodes of the synchronization subsystem. Management takes place using commands that contain a timestamp field. The PTP protocol must be used to synchronize the con-trollers clock. The paper considers an approach to the development of a platform-independent implementation of the FPGA-based PTP protocol using a processor core with the RISC-V architecture, and the results of the development.
Место доступа | Группа пользователей | Действие |
---|---|---|
Локальная сеть ИБК СПбПУ | Все |
|
Интернет | Авторизованные пользователи СПбПУ |
|
Интернет | Анонимные пользователи |
|
Количество обращений: 0
За последние 30 дней: 0