Details
| Title | Внедрение аппаратной реализации протокола PTP в контроллер подсистемы синхронизации для эксперимента SPD: выпускная квалификационная работа бакалавра: направление 09.03.01 «Информатика и вычислительная техника» ; образовательная программа 09.03.01_01 «Разработка компьютерных систем» = Implementation of the hardware implementation of the PTP protocol in the synchronization subsystem controller for the SPD experiment |
|---|---|
| Creators | Котов Кирилл Андреевич |
| Scientific adviser | Болсуновская Марина Владимировна |
| Organization | Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и кибербезопасности |
| Imprint | Санкт-Петербург, 2025 |
| Collection | Выпускные квалификационные работы ; Общая коллекция |
| Subjects | ПЛИС ; SPD ; IEEE1588 ; PTP ; RISC-V ; синхронизация времени ; FPGA ; clock synchronization |
| Document type | Bachelor graduation qualification work |
| Language | Russian |
| Level of education | Bachelor |
| Speciality code (FGOS) | 09.03.01 |
| Speciality group (FGOS) | 090000 - Информатика и вычислительная техника |
| DOI | 10.18720/SPBPU/3/2025/vr/vr25-3012 |
| Rights | Доступ по паролю из сети Интернет (чтение, печать, копирование) |
| Record key | ru\spstu\vkr\37270 |
| Record create date | 9/19/2025 |
Allowed Actions
–
Action 'Read' will be available if you login or access site from another network
Action 'Download' will be available if you login or access site from another network
| Group | Anonymous |
|---|---|
| Network | Internet |
Подсистема синхронизации времени, разрабатываемая в рамках эксперимента SPD имеет в себе контроллер. Главная задача контроллера – управление оконечными узлами подсистемы синхронизации. Управление происходит с помощью команд, которые содержат в себе поле с временной меткой. Для синхронизации часов контроллера должен использоваться протокол PTP. В работе рассмотрен подход к разработке платформонезависимой реализации протокола PTP на базе ПЛИС с использованием процессорного ядра с архитектурой RISC-V, результаты полученной разработки.
The time synchronization subsystem being developed as part of the SPD ex-periment has a controller. The main task of the controller is to control the end nodes of the synchronization subsystem. Management takes place using commands that contain a timestamp field. The PTP protocol must be used to synchronize the con-trollers clock. The paper considers an approach to the development of a platform-independent implementation of the FPGA-based PTP protocol using a processor core with the RISC-V architecture, and the results of the development.
| Network | User group | Action |
|---|---|---|
| ILC SPbPU Local Network | All |
|
| Internet | Authorized users SPbPU |
|
| Internet | Anonymous |
|
Access count: 2
Last 30 days: 1
