Details

Title Разработка сетей межсоединений с помощью языка SystemVerilog HDL: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника»
Creators Лешуков Ярослав Александрович
Scientific adviser Пятак Иван Михайлович
Organization Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint Санкт-Петербург, 2025
Collection Выпускные квалификационные работы ; Общая коллекция
Subjects crossbar ; дельта-сеть ; общая шина ; микропроцессорное ядро ; сеть межсоединений ; топология ; AXI ; AXI4-Lite ; delta network ; shared bus ; microprocessor core ; interconnection network ; topology
Document type Bachelor graduation qualification work
File type PDF
Language Russian
Level of education Bachelor
Speciality code (FGOS) 11.03.04
Speciality group (FGOS) 110000 - Электроника, радиотехника и системы связи
DOI 10.18720/SPBPU/3/2025/vr/vr25-4576
Rights Доступ по паролю из сети Интернет (чтение, печать, копирование)
Additionally New arrival
Record key ru\spstu\vkr\38122
Record create date 9/23/2025

Allowed Actions

Action 'Read' will be available if you login or access site from another network

Action 'Download' will be available if you login or access site from another network

Group Anonymous
Network Internet

Работа посвящена исследованию сетей межсоединений и разработке сетей межсоединений типа «crossbar», «общая шина» и «дельта-сеть». Цель работы – Разработать сети межсоединений «crossbar», «общая шина» и «дельта-сеть» на языке SystemVerilog в соответствии с протоколом AXI4-Lite. Для достижения поставленной цели решены следующие задачи: Для достижения поставленной цели решены следующие задачи: 1. Обзор способов построения коммутаторов и мостов сопряжения для микропроцессорных ядер; 2. Разработка сетей межсоединений типа «crossbar», «дельта-сеть», «общая шина» с использованием протокола AXI4-Lite на языке SystemVerilog HDL; 3. Оценка физических характеристик сетей межсоединений типа «crossbar», «дельта-сеть», «общая шина» при реализации на кристалле. В результате исследования были изучены, а также описаны на языке SystemVerilog в соответствии с протоколом AXI4-Lite характерные типы сетей межсоединений.  В частности, были спроектированы модули следующих сетей межсоединений: «crossbar», «общая шина» и «дельта-сеть». Для данных модулей были написаны тестовые окружения на языке SystemVerilog. Также были получены топологии для написанных модулей с использованием программного обеспечения «OpenROAD-flow-scripts», на основе  было осуществлено сравнение реализаций сетей межсоединения по площади и тактовой частоте.

Object of study is interconnection networks and the development of interconnect networks such as "crossbar", "shared bus" and "delta network". The aim is to develop interconnect networks "crossbar", "shared bus" and "delta network" in the SystemVerilog language in accordance with the AXI4–Lite protocol. The following tasks were solved: 1. Overview of ways to build interconnection networks and interface bridges for microprocessor cores; 2. Development of interconnection networks such as «crossbar», «delta network», «shared bus» using the AXI4-Lite protocol in the SystemVerilog HDL language; 3. Evaluation of the physical characteristics of interconnection networks such as «crossbar», «delta network», «shared bus» when implemented on a chip. As a result of the study, the characteristic types of interconnect networks were studied and described in the SystemVerilog language in accordance with the AXI4-Lite protocol.  In particular, modules of the following interconnect networks were designed: «crossbar», «delta network», «shared bus». For these modules, test environments were written in the SystemVerilog language. Topologies for the written modules were also obtained using the «OpenROAD-flow-scripts» software, which was used to compare the implementations of interconnection networks in terms of area and clock frequency.

Network User group Action
ILC SPbPU Local Network All
Read Print Download
Internet Authorized users SPbPU
Read Print Download
Internet Anonymous
  • ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ
  • ВВЕДЕНИЕ
  • 1 Обзор способов построения коммутаторов и мостов сопряжения для микропроцессорных ядер
    • 1.1 Назначение коммутаторов и мостов сопряжения в современных СнК
    • 1.2 Обзор способов построения коммутаторов для микропроцессорных ядер
      • 1.2.1 Общая шина
      • 1.2.2 Сеть межсоединений типа «crossbar»
      • 1.2.3 Дельта-сеть
    • 1.3 Сравнение трех типов сетей межсоединений: дельта-сети, «сrossbar» и общей шины
    • 1.4 Обзор способов построения мостов сопряжения
  • 2 Разработка сетей межсоединений типа «crossbar», «дельта-сеть», «общая шина» с использованием протокола AXI4-Lite на языке SystemVerilog HDL
    • 2.1 Разработка сети межсоединений «crossbar» на основе протокола AXI4-Lite
    • 2.2 Разработка сети межсоединений «общая шина» на основе протокола AXI4-Lite
    • 2.3 Разработка сети межсоединений «дельта-сеть» на основе протокола AXI4-Lite
  • 3 Оценка физических характеристик сетей межсоединений типа «crossbar», «дельта-сеть», «общая шина» при реализации на кристалле
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
  • ПРИЛОЖЕНИЕ А
    • А1 Описание модуля сети межсоединений «crossbar»
    • А2 Использованные пользовательские типы данных
    • А3 Тестовое окружение сети межсоединений «crossbar»
  • ПРИЛОЖЕНИЕ Б
    • Б1 Описание модуля сети межсоединений «общая шина»
    • Б2 Использованные пользовательские типы данных
    • Б3 Тестовое окружение сети межсоединений «общая шина»
  • ПРИЛОЖЕНИЕ В
    • В1 Описание модуля сети межсоединений «дельта-сеть»
    • В2 Использованные пользовательские типы данных
    • В3 Тестовое окружение сети межсоединений «дельта-сеть»

Access count: 0 
Last 30 days: 0

Detailed usage statistics