Details

Тема выпускной квалификационной работы: «Сложнофункциональный блок с интерфейсом AXI на языке SystemVerilog». Работа посвящена исследованию процесса разработки IP-ядер ПЛИС и полного цикла разработки и тестирования, а также разработке сложного функционального блока с AXI-интерфейсом на языке SystemVerilog. Цель работы – разработка СФ с интерфейсом AXI с использованием AMD Vivado, его реализация и отладка на плате. Для достижения поставленной цели решены следующие задачи: 1. Обзор пути разработки цифровых интегральных схем с помощью языка описания аппаратуры Verilog/SystemVerilog; 2. Обзор стандарта построения микроконтроллерной шины AXI4 и AXI4 Lite; 3. Разработка сложнофункционального блока с интерфейсом AXI на языке SystemVerilog в среде Xilinx Vivado; 4. Моделирование сложнофункционального блока с интерфейсом AXI на языке SystemVerilog в среде Xilinx Vivado; 5. Реализация сложнофункционального блока с интерфейсом AXI на ПЛИС. В результате исследования разработан новый метод создания СФ с использованием протокола AXI в среде Vivado. В ходе работы освоен полный цикл проектирования ПЛИС, детально изучены функциональные возможности протокола AXI и промышленные процессы отладки и проектирования.

The subject of the graduate qualification work is « Complex functional block with AXI interface in SystemVerilog language ». Object of study is to learn the process of FPGA IP core developing and the whole develop and test route. The aim is to develop a IP with AXI interface core using AMD Vivado and implement and debug on the board . The following tasks were solved: Overview of the development path of digital integrated circuits using the Verilog/SystemVerilog hardware description language; Overview of the AXI4 and AXI4 Lite microcontroller bus construction standard; Development of a complex functional block with an AXI interface in the SystemVerilog language in the Xilinx Vivado environment; Modeling a complex functional block with an AXI interface in the SystemVerilog language in the Xilinx Vivado environment; Implementation of a complex functional block with an AXI interface on FPGA. As a result of the study, I used Vivado to create a new way to develop IP core using AXI protocol. As a result of the study, I learnt about the whole designing process of FPGA development, total function of AXI protocol and the whole industrial flow of debugging and designing. Software used during the research: AMD Vivado 2024.2. Hardware used during the research: Diligent Arty A7-100T.