Details

Title Ёмкостные цифро-аналоговые преобразователи: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника»
Creators Тао Ичэнь
Scientific adviser Енученко Михаил Сергеевич
Organization Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint Санкт-Петербург, 2025
Collection Выпускные квалификационные работы ; Общая коллекция
Subjects сегментная ёмкостная матрица ; паразитная ёмкость ; соединительная ёмкость ; двоично-взвешенный массив конденсаторов ; segmented capacitive array ; parasitic capacitance ; interconnect capacitance ; binary-weighted capacitor array
Document type Bachelor graduation qualification work
File type PDF
Language Russian
Level of education Bachelor
Speciality code (FGOS) 11.03.04
Speciality group (FGOS) 110000 - Электроника, радиотехника и системы связи
DOI 10.18720/SPBPU/3/2025/vr/vr25-4848
Rights Доступ по паролю из сети Интернет (чтение, печать)
Additionally New arrival
Record key ru\spstu\vkr\38844
Record create date 9/24/2025

Allowed Actions

Action 'Read' will be available if you login or access site from another network

Group Anonymous
Network Internet

Работа посвящена исследованию механизмов оптимизации мощности ёмкостных ЦАП и разработке 13-разрядного маломощного ЦАП. Цель – разработка 13-разрядного маломощного ЦАП. Решены задачи: 1.Обзор схемотехнических решений и методов снижения мощности ёмкостных ЦАП 2.Разработка схемы 13-битного маломощного ёмкостного ЦАП 3.Моделирование ЦАП и анализ результатов В результате исследования разработана мостовая ёмкостная матрица (7 бит СЗР + 6 бит МЗР) с применением моделирования Монте-Карло и спектрального анализа. В результате исследования достигнуто снижение общей ёмкости на 47% с отклонением согласования 0.00416%, ENOB 12.855 бит и SFDR 96.8 дБ при 500 МВ/с. Новизна – устранение избыточной передачи заряда мостовой топологией со снижением мощности на 62.8%. Применение: медицинские сенсоры и АЦП периферийных устройств. Использованные технологии PDK SMIC 40nm, платформа моделирования Cadence Virtuoso.

Object of study is the power optimization mechanisms of capacitive DACs and the development of a 13-bit low-power DAC. The aim is to design a 13-bit low-power capacitive DAC. The following tasks were solved: 1.Review of circuit design solutions and methods for reducing power consumption in capacitive DACs; 2.Development of a 13-bit low-power capacitive DAC circuit; 3.DAC simulation and analysis of results. As a result of the study, a bridge capacitive array (7-bit LSB segment + 6-bit MSB segment) was developed using Monte Carlo simulation and spectral analysis. As a result of the study, a 47% reduction in total capacitance was achieved with a matching deviation of 0.00416%, ENOB of 12.855 bits, and SFDR of 96.8 dB at 500 MSamples/s. The novelty lies in eliminating redundant charge transfer through bridge topology, reducing power consumption by 62.8%. Applications include medical sensors and ADCs for peripheral devices.Technologies used SMIC 40nm PDK (Process Design Kit), Cadence Virtuoso simulation platform.

Network User group Action
ILC SPbPU Local Network All
Read Print
Internet Authorized users SPbPU
Read Print
Internet Anonymous
  • ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ
  • ВВЕДЕНИЕ
  • 1 Принцип работы ёмкостного цифро-аналогового прео
  • 2 Методы усовершенствования низкопотребляющих ЁЦАП
    • 2.1 Анализ архитектуры малопотребляющего ЦАП
    • 2.2 Оптимизация мостового ёмкостного ЦАП
    • 2.3 Минимизация значения единичной ёмкости
  • 3 Моделирование конденсаторных схем ЦАП
    • 3.1 Проектирование 13-разрядного мостового ёмкостн
    • 3.2 Процесс моделирования ЦАП
    • 3.3 Ключевые параметры ЦАП
      • 3.3.1 Статические параметры
      • 3.3.2 Динамические параметры
    • 3.4 Сравнение потребляемой мощности
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
  • ПРИЛОЖЕНИЕ А

Access count: 0 
Last 30 days: 0

Detailed usage statistics