Details

Работа посвящена исследованию и разработке компаратора для АЦП ПП по КМОП технологии. Цель работы – обзор видов АЦП, подробное изучение АЦП ПП, обзор компараторов, построение и моделирование нескольких схем компаратора, изучение влияния размеров транзисторов и модификаций оптимальной схемы компаратора, построение топологии. Для достижения поставленной цели решены следующие задачи: 1. Изучение АЦП и АЦП ПП; 2. Изучение и моделирование компараторов; 3. Изучение влияния размеров транзисторов и модификаций схемы; 4. Построение топологии. В результате исследования изучены АЦП, построены и промоделированы три схемы компаратора, рассмотрено влияние транзисторов на параметры оптимальной схемы, построена топология компаратора. В результате исследования разработан Strong ARM компаратор на технологии Микрон 180 нм для 10 битного АЦП ПП с частотой работы 100 МГц, чувствительностью 0,55 мВ, скоростью срабатывания 615 пс, потреблением 39,91 мкА, смещением нуля 1,91 мВ, входным диапазоном 0,422 – 1,8 В. Построена топология компаратора размером 19,10 мкм на 10,28 мкм. Специализированная система автоматизированного проектирования радиоэлектронных схем Cadence Virtuoso, отечественные и международные базы публикаций - eLibrary, IEEEXplore, Springer.

Object of study is research and development of a comparator for a CMOS-based PP ADC. The aim of the thesis is to review the different types of ADCs, conduct a detailed study of the PP ADC, review comparators, design and simulate several comparator circuits, investigate the influence of transistor dimensions and modifications to the optimal comparator circuit, and develop a topology. The following tasks were solved: 1. Study of ADCs and SAR ADC; 2. Study and modelling of comparators; 3. Study of the influence of transistor dimensions and circuit modifications; 4. Design of circuit topologies. As a result of the study, Analogue-to-digital converters (ADCs) have been studied; three comparator circuits have been designed and modelled; the influence of transistors on the parameters of the optimal circuit has been examined; and a comparator topology has been developed. As a result of the study a Strong ARM comparator has been developed using Micron’s 180 nm process technology for a 10-bit SAR ADC with an operating frequency of 100 MHz, a sensitivity of 0.55 mV, a response time of 615 ps, a current consumption of 39.91 uA, a zero offset of 1.91 mV, and an input range of 0.422–1.8 V. A comparator topology measuring 19.10 µm by 10.28 µm has been implemented. Cadence Virtuoso, a specialised computer-aided design system for electronic circuits, and domestic and international publication databases – eLibrary, IEEEXplore and Springer.