Details

Цель работы – разработка и аппаратная реализация высокопроизводительного QC-LDPC кодера в соответствии со стандартом 3GPP 5G NR с пиковой производительностью не ниже 219 Гбит/с и средней не ниже 85 Гбит/с. В результате исследования были рассмотрены существующие аппаратные реализации. Анализируя их, удалось определить фактор, влияющий наибольшим образом на производительность аппаратных реализаций. Учитывая этот фактор, была предложена собственная архитектура, удовлетворяющая требованиям по производительности модуля QC-LDPC кодирования. Аппаратная реализация архитектуры производилась посредством её описания с помощью HDL (Hardware Description Language). Кроме того, была разработана имитационная модель, позволяющая осуществлять процедуру кодирования для всех возможных конфигураций в соответствии с 3GPP спецификацией. С помощью инструментов моделирования было разработано окружение, позволяющее измерять производительность реализованного кодера, а также окружение, позволяющее произвести логическую верификацию в соответствии с реализованной имитационной моделью. Использовались открытые образовательные ресурсы и программы поиска и анализа информации. Использовались средства автоматизации (автоматизированной) разработки MATLAB, VIVADO. Применено (протестировано) программное обеспечение MATLAB, VIVADO, LINTER.

The purpose of the work is to develop and hardware implement a high– performance QC-LDPC encoder in accordance with the 3GPP 5G NR standard with a peak performance of at least 219 Gbit/s and an average of at least 85 Gbit/s. As a result of the research, the existing hardware implementations were reviewed. Analyzing them, it was possible to determine the factor that most affects the performance of hardware implementations. Taking this factor into account, a proprietary architecture was proposed that meets the performance requirements of the QC-LDPC coding module. The hardware implementation of the architecture was carried out by describing it using HDL (Hardware Description Language). In addition, a simulation model has been developed that allows for the encoding procedure for all possible configurations in accordance with the 3GPP specification. With the help of simulation tools, an environment was developed that allows measuring the performance of the implemented encoder, as well as an environment that allows logical verification in accordance with the implemented simulation model. Open educational resources and information search and analysis programs were used. The automation (automated) development tools MATLAB and VIVADO were used. MATLAB, VIVADO, and LINTER software has been applied (tested).