Details

Работа посвящена исследованию микропроцессорной архитектуры RISC-V и разработке блока SIMD-расширения системы команд. Цель работы – реализация “P” расширения для процессорного ядра с архитектурой RISC-V. Для достижения поставленной цели решены следующие задачи: 1. Реализация подмножества инструкций P-расширения; 2. Модификация исходного кода компилятора; 3. Разработка программ функционального тестирования и тестирования производительности; 4. Тестирование микропроцессорного ядра. Сравнение с приложением, не использующим инструкции Р-расширения 5. Оценка увеличения производительности реализованных алгоритмов и анализ полученных результатов. В результате исследования реализовано подмножество SIMD инструкций в RTL-описании процессорного ядра SCR1. В результате исследования получены сравнительные показатели увеличения производительности при выполнении алгоритмов ЦОС с использованием SIMD-инструкций.

Object of study is RISC-V microprocessor architecture and the development of a SIMD extension unit for the instruction set. The aim is to implement the “P” extension for a RISC-V processor core. The following tasks were solved: 1. Implementation of a subset of P-extension instructions; 2. Modification of the compiler source code; 3. Development of functional and performance testing programs; 4. Testing of the microprocessor core. Comparison with an application that does not use P-extension instructions; 5. Evaluation of the performance improvement of the implemented algorithms and analysis of the results obtained. As a result of the study, subset of SIMD instructions in the RTL description of the SCR1 processor core. As a result of the study, comparative indicators of performance gains were obtained when executing DSP algorithms using SIMD instructions.