?

Детальная информация
Таблица Карточка RUSMARC
Название: Основы временного анализа при проектировании в Quartus Prime: учебно-методические материалы
Авторы: Антонов Александр Петрович; Кошелев Сергей Иванович; Федотов Александр Александрович; Филиппов Алексей Семенович
Организация: Санкт-Петербургский политехнический университет Петра Великого. Высшая школа интеллектуальных систем и суперкомпьютерных технологий
Выходные сведения: Санкт-Петербург, 2021
Коллекция: Учебная и учебно-методическая литература; Общая коллекция
Тематика: Вычислительные машины электронные персональные — Процессоры; Вычислительные машины электронные — Программирование - Автоматизация; Технические системы — Проектирование; Логические схемы; Преобразователи аналого-цифровые
УДК: 004.31(075.8); 004.4'24(075.8); 004.032.26(075.8)
Тип документа: Учебник
Тип файла: PDF
Язык: Русский
Код специальности ФГОС: 09.03.01
Группа специальностей ФГОС: 090000 - Информатика и вычислительная техника
DOI: 10.18720/SPBPU/5/tr21-155
Права доступа: Свободный доступ из сети Интернет (чтение)
Ключ записи: RU\SPSTU\edoc\67009

Разрешенные действия: Прочитать

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Учебное пособие предназначено для бакалавров, специализирующихся по направлению 09.03.01 (230100) «Информатика и вычислительная техника» в рамках бакалаврских программ: 09.03.01_01 «Разработка компьютерных систем» и 09.03.01_02 «Технологии разработки программного обеспечения», изучающих курс «Схемотехника операционных устройств» в Высшей школе интеллектуальных систем и суперкомпьютерных технологий (ВШИСиСТ) ИКНТ. В пособии приводятся методические указания по выполнению пяти лабораторных работ второго семестра обучения, предназначенных для самостоятельного выполнения на персональном компьютере в САПР Quartus Prime на примере микросхем программируемой логики фирмы Intel (Altera): 1. Задание и анализ задержек внутренних цепей передачи данных. 2. Задание временных требований и анализ задержек комбинаторных цепей вход - выход FPGA. 3. Анализ регистровых передач. Задание тактовой частоты и времени записи триггера. 4. Организация обмена с внешними синхронными устройствами. Задание требований к внешним регистровым передачам. 5. Анализ сбоев триггеров, вызванных метастабильностью. Рекомендовано к изданию Высшей школой интеллектуальных систем и суперкомпьютерных технологий (ВШИСиСТ) Института компьютерных наук и технологий (ИКНТ).

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать
-> Интернет Все Прочитать

Оглавление

  • Содержание
  • 1. Задание и анализ задержек внутренних цепей передачи данных
  • 2. Задание временных требований и анализ задержек комбинаторных цепейвход - выход FPGA
  • 3. Анализ регистровых передач. Задание тактовой частоты и временизаписи триггера (Tco)
  • 4. Организация обмена с внешними синхронными устройствамиЗадание требований к внешним регистровым передачам
  • 5. Анализ сбоев триггеров, вызванных метастабильностью
  • Литература

Статистика использования

stat Количество обращений: 140
За последние 30 дней: 5
Подробная статистика