Детальная информация

Потоковая вычислительная архитектура является альтернативой традиционной вычислительной фон-неймановской архитектуре. Однако существующие варианты потоковой вычислительной архитектуры имеют ряд серьезных проблем, которые к настоящему времени еще не решены. В работе описаны результаты верификации аппаратной реализации архитектуры гибридного рекуррентного сигнального процессора (ГРСП), представленной аппаратной моделью уровня регистровых передач. Макетный образец реализован на отладочной плате с программируемой логической интегральной схемой Intel Arria10. ГРСП включает в себя фон-неймановский процессор в качестве управляющего уровня и потоковое рекуррентное обрабатывающее устройство с четырьмя вычислительными ядрами в качестве операционного уровня.

Dataflow architecture is an alternative to traditional von Neumann computing architecture. However, known variants of dataflow architecture have a range of serious problems with no effective solution up to the present day. This paper represents Hybrid Recurrent Signal Processor’s (HRSP) hardware verification results. It describes HRSP’s register transfer level model implementing its architectural specification, and hardware prototype on HAN Pilot Platform demo-board with field-programmable gate array Intel Arria10. HRSP consists of a von Neumann master processor on a control layer and a recurrent dataflow unit on an operational.