Детальная информация

Название: Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету. 1. Структуры на основе дублирования и метода логической коррекции сигналов // Известия высших учебных заведений. Электроника: научно-технический журнал. – 2023. – С. 670-686
Авторы: Ефанов Д. В.; Погодина Т. С.
Выходные сведения: 2023
Коллекция: Общая коллекция
Тематика: Радиоэлектроника; Теория информации. Общая теория связи; отказоустойчивые структуры; самодвойственные структуры; контроль вычислений по паритету; коррекция сигналов; логическая коррекция сигналов; дублирование сигналов; коррекция ошибок (электроника); fault-tolerant structures; self-dual structures; parity calculation control; signal correction; logical signal correction; signal duplication; error correction (electronics)
УДК: 621.391
ББК: 32.811
Тип документа: Статья, доклад
Тип файла: Другой
Язык: Русский
DOI: 10.24151/1561-5405-2023-28-5-670-686
Права доступа: Доступ по паролю из сети Интернет (чтение)
Ключ записи: RU\SPSTU\edoc\71977

Разрешенные действия: Посмотреть

Аннотация

Отказоустойчивые цифровые устройства синтезируют, как правило, с применением методов модульной избыточности и помехоустойчивого кодирования состояний. Однако такие подходы не учитывают специфики структур исходных объектов. Решение задачи синтеза отказоустойчивых устройств может быть найдено за счет применения при их построении схем встроенного контроля и метода логической коррекции сигналов при синтезе блока фиксации искаженных сигналов. В работе для сокращения структурной избыточности отказоустойчивого устройства использованы методы булевой алгебры, теории информации и кодирования. Рассмотрены самодвойственные отказоустойчивые структуры с контролем вычислений по паритету, которые функционируют в импульсном режиме и требуют для работы временной избыточности. Применение таких структур может служить альтернативой использованию метода внесения тройной модульной избыточности и коррекции ошибок мажоритарными элементами. Представленные структуры выполнены с контролем вычислений основным (исходным) устройством либо дополнительным со схемой сжатия по паритету и с преобразованием единственного контрольного сигнала в самодвойственный сигнал. Для двух самодвойственных структур использовано дублирование с дополнительным контролем вычислений, для трех других структур использован метод логической коррекции сигналов при реализации блока фиксации искаженных сигналов без применения методов внесения модульной избыточности. Для каждой самодвойственной отказоустойчивой структуры приведены выражения с целью определения показателей сложности их реализации в общем виде. Даны выражения для оценки эффективности применения каждой из структур. Установлено, что описанные самодвойственные отказоустойчивые структуры с контролем вычислений по паритету во многих случаях дают более простые с точки зрения избыточности устройства, чем структуры, выполненные по традиционному методу внесения тройной модульной избыточности с мажоритарной коррекцией сигналов. Они могут быть использованы на практике при создании вычислительных устройств и систем на современной программируемой элементной базе.

Fault-tolerant digital devices are usually synthesized with methods of modular redundancy and antinoise state coding. Researches show that such approaches have no consideration for the specifics of the original objects’ structures. The solution to the problem of synthesis of fault-tolerant devices can be found through the use of concurrent error-detection circuit with their construction and applying the method of Boolean signals correction in the synthesis of the block for fixing distorted signals. In this work, in order to reduce the structural redundancy of the fault-tolerant device the methods of Boolean algebra, information and coding theory are used. Self-dual fault-tolerant structures with calculations checking by parity code that operate in pulse mode and require temporary redundancy for operation are considered. The presented structures can serve as an alternative to the method of introducing triple modular redundancy and error correction using majority elements. All presented structures are implemented with the calculations checking by the main (source) device, or an additional one with a parity compression circuit and with the conversion of a single check signal into a self-dual signal. Two of the presented self-dual structures implement the idea of duplication with additional calculations checking, the other three are based on the use of Boolean signals correction method when implementing a block for fixing distorted signals and do not imply the use of modular redundancy methods. For each of the self-dual fault-tolerant structures, expressions are given to determine the indicators of the complexity of technical implementation in a general form. Expressions are given to evaluate the effectiveness of each of the structures. It has been established that the described self-dual fault-tolerant structures with parity calculations checking in many cases provide simpler devices in terms of redundancy than those implemented using the traditional method of introducing triple modular redundancy with majority correction of signals. They can be used in practice when implementing computing devices and systems on a modern programmable element base.

Статистика использования

stat Количество обращений: 15
За последние 30 дней: 2
Подробная статистика