The recovery of degraded signal due to channel loss assumes importance in high-speed integrated circuits (ICs) design. Scaling of the CMOS transistor over time gives opportunity to increase data rate in high-speed SerDes protocols. Hence there is a need to design special input-output blocks that will be responsible for providing necessary performance and throughput. Continuous time linear equalizer has controllable boost for Nyquist frequency, but its gain is not enough to compensate channel loss. In this work, another solution is proposed: decision feedback equalizer, which is simple n-tap digital filter and can recover signal after continuous time linear equalizer. The double-tail comparator having low input capacitance and providing faster switching is considered. Simulation results show up to 36.6 % time saving during operation mode. It gives opportunity to increase frequency of data transmission. Eye diagram results have been received for whole system consisting of two-stage continuous time linear equalizer and 1-tap decision feedback equalizer. Eye diagrams show that proposed decision feedback equalizer architecture increases eye height by about 13.9 % and eye width by 13.5 %. The area of decision feedback equalizer circuit has been increased by ~19 % due to added comparators.

При разработке высокоскоростных ИС важно учитывать возможность восстановления качества сигнала, ухудшенного из-за потерь в канале передачи данных. Масштабирование КМОП-транзистора дает возможность существенно увеличивать скорость передачи данных в системах. Следовательно, возникает потребность в разработке специальных блоков ввода-вывода, которые обеспечат необходимую производительность и пропускную способность. Асинхронный линейный эквалайзер имеет управляемое усиление частоты Найквиста, но его усиления недостаточно для компенсации потерь в канале. В работе представлен эквалайзер с решающей обратной связью, который представляет собой простой цифровой фильтр с n-отводами и может восстановить сигнал после асинхронного линейного эквалайзера. Рассмотрен динамический компаратор, имеющий малую входную емкость и обеспечивающий более быстрое переключение. Результаты моделирования отражают снижение задержки переключения до 36,6 % в рабочем режиме. Это дает возможность увеличить частоту передачи данных. Получены результаты глазковых диаграмм для всей системы, состоящей из двухкаскадного асинхронного линейного эквалайзера и одноотводного эквалайзера с решающей обратной связью. Глазковые диаграммы показывают, что предлагаемая архитектура эквалайзера с решающей обратной связью увеличивает высоту глаза примерно на 13,9 % и ширину глаза на 13,5 %. Площадь эквалайзера с решающей обратной связью увеличена на ~19 % за счет добавления компараторов.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. — Электрон. журнал. — Периодичность: 6 раз в год. — Размещен на платформе "eLIBRARY.RU", ООО НЭБ: https://elibrary.ru/. — Доступ по паролю из сети Интернет (чтение). — <URL:https://www.elibrary.ru/title_about_new.asp?id=7821>.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. Т. 27, № 3, 2022. — (14 ст.). — Доступ по паролю из сети Интернет (чтение). — <URL:https://elibrary.ru/contents.asp?id=49248967>.