Details

Возрастающие требования к скоростям высокоскоростных приемопередатчиков обусловливают многочисленные варианты реализации входящих в их состав критичных устройств. К таким устройствам относятся, в частности, устройства восстановления тактовых сигналов и данных (ВТСД) в составе высокоскоростных приемников. Для уменьшения числа вариантов построения устройств ВТСД целесообразно провести анализ доступной информации с учетом прежде всего прототипов со скоростями не ниже 10 Гбит/с, выполненных по субмикронной объемной КМОП-технологии и наиболее востребованных на практике. Это позволит выявить основные тенденции развития устройств ВТСД и облегчит решение задачи их проектирования. В работе на основании анализа публикаций последних лет выполнены обзор и классификация вариантов реализации устройств ВТСД. Приведены примеры конкретных вариантов реализации устройств ВТСД на архитектурном и схемотехническом уровнях согласно сформулированным критериям. Проанализирован состав основных функциональных блоков, достаточный для построения наиболее сложных архитектур устройств ВТСД. Приведено детальное описание принципов функционирования одного из перспективных прототипов устройств ВТСД и предложены альтернативные варианты реализации его отдельных узлов, направленные на улучшение параметров устройств ВТСД. Определена тенденция перевода блоков устройств ВТСД в цифровую часть, что дает очевидные преимущества с точки зрения несложной их реализации по технологии с низким напряжением питания ядра и проектирования с возможностью автоматизированного синтеза схемы и топологии по высокоуровневому представлению.

The increasing demands on the speeds of high-speed transceivers give rise to numerous options for the implementation of critical devices included in their composition. Such devices include, in particular, clock and data recovery (CDR) devices as part of high-speed receivers. In order to reduce the number of alternative promising options for the construction of CDR devices, it is advisable to analyze the available information, focusing primarily on prototypes with speeds of at least 10 Gbit/s and made according to modern versions of submicron CMOS technology, as the most popular in practice, which will identify the main trends in the development of CDR devices and facilitate the solution of the problem of their design. In this work, based on the analysis of publications of recent years, a review and classification of options for the implementation of CDR devices have been carried out. The examples of specific options for the implementation of CDR devices at the architectural and circuit level, selected according to the criteria formulated above, are given. The composition of the main functional blocks, sufficient for the construction of the most complex CDR device architectures, is analyzed. A detailed description of the principles of functioning of one of the promising prototypes of the CDR devices is given and alternative options for implementing its individual nodes aimed at improving the parameters of the CDR devices are proposed. The trend of converting CDR device blocks to the digital part has been defined, which gives obvious advantages in terms of simplicity of their implementation using technology with low core supply voltage and the design with possibility of automated synthesis of the circuit and topology according to a high-level representation.