Element 'verilog'