Electronic Documents Search

Documents found: 1

1

Разработка микропроцессорного ядра архитектуры RISC-V на языке SystemVerilog для встраиваемых систем: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника»

Creators	Антропов Владислав Андреевич
Scientific adviser	Пятак Иван Михайлович
Organization	Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint	Санкт-Петербург, 2023
Collection	Выпускные квалификационные работы; Общая коллекция
Subjects	микропроцессорное ядро; SystemVerilog HDL; RISC; RISC-V; архитектура; микроархитектура; интегральная схема; язык описания аппаратного уровня; статический временной анализ; предсказатель ветвлений; microcessor core; architecture; microarchitecture; integral circuit; hardware description language; static timing analysis; branch predictor
Document type	Bachelor graduation qualification work
File type	PDF
Language	Russian
Level of education	Bachelor
Speciality code (FGOS)	11.03.04
Speciality group (FGOS)	110000 - Электроника, радиотехника и системы связи
DOI	10.18720/SPBPU/3/2023/vr/vr23-4737
Rights	Доступ по паролю из сети Интернет (чтение)

pdf, 3.9 Mb

1