Работа посвящена анализу и исследованию методики высокоуровневого проектирования СБИС ПЛ фирмы Xilinx, возможностей и особенностей языков С/С++ в инструментальных средствах фирмы Xilinx. В ходе работы создан и апробирован набор лабораторных работ для знакомства с методикой и инструментарием высокоуровневого синтеза фирмы Xilinx и освоения особенностей его эффективного применения на примере создания типичных блоков цифровой обработки сигналов.

This work is devoted to analysis and research of Xilinx's high-level synthesis methodology, opportunities and particularities of C/C++ languages in Xilinx tools for developing ASIC. During the work, a set of laboratory works for discovering the methods and tools of Xilinx's high-level synthesis methodology was developed. The set is intended to help students in learning this methodology and getting hands-on experience in developing FPGA using high-level synthesis methodology.