Детальная информация

Название: Исследование методики и инструментальных средств высокоуровневого проектирования СБИС фирмы Xilinx с использованием языков С/С++ и разработка адаптированных учебно-методических материалов: магистерская диссертация: 09.04.01
Авторы: Руцевич Роман Игоревич
Научный руководитель: Антонов Александр Петрович
Организация: Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и технологий
Выходные сведения: Санкт-Петербург, 2016
Коллекция: Выпускные квалификационные работы; Общая коллекция
Тематика: Электрические сигналы — Обработка цифровая; Микроэлектронные схемы интегральные большие; Си (C); Запоминающие устройства; высокоуровневый синтез; уровень регистровых передач; оперативная память; high-level synthesis; register transfer level; random access memory
УДК: 004.3'144:621.382.049.771.15(043.3); 004.33'144:621.314(043.3)
Тип документа: Выпускная квалификационная работа магистра
Тип файла: PDF
Язык: Русский
Код специальности ФГОС: 09.04.01
Группа специальностей ФГОС: 090000 - Информатика и вычислительная техника
Ссылки: http://doi.org/10.18720/SPBPU/2/v17-784
Права доступа: Свободный доступ из сети Интернет (чтение, печать, копирование)

Разрешенные действия: Прочитать Загрузить (5,4 Мб) Для чтения документа необходим Flash Player

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Работа посвящена анализу и исследованию методики высокоуровневого проектирования СБИС ПЛ фирмы Xilinx, возможностей и особенностей языков С/С++ в инструментальных средствах фирмы Xilinx. В ходе работы создан и апробирован набор лабораторных работ для знакомства с методикой и инструментарием высокоуровневого синтеза фирмы Xilinx и освоения особенностей его эффективного применения на примере создания типичных блоков цифровой обработки сигналов.

This work is devoted to analysis and research of Xilinx's high-level synthesis methodology, opportunities and particularities of C/C++ languages in Xilinx tools for developing ASIC. During the work, a set of laboratory works for discovering the methods and tools of Xilinx's high-level synthesis methodology was developed. The set is intended to help students in learning this methodology and getting hands-on experience in developing FPGA using high-level synthesis methodology.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать Печать Загрузить
-> Интернет Все Прочитать Печать Загрузить

Статистика использования документа

stat Количество обращений: 1370
За последние 30 дней: 25
Подробная статистика