Данная работа посвящена разработке параллельной архитектуры декодера полярных кодов с приоритетной очередью (последовательного декодера) для оценки потенциального объема ресурсов и дальнейшей реализации в ASIC. На основании ранее предложенных алгоритмов работы декодера была разработана архитектура отдельных функциональных блоков и декодера в целом. Данные блоки были реализованы в среде имитационного моделирования Simulink для подтверждения работоспособности и верификации характеристик полученного декодера.

This paper is dedicated to polar codes sequential decoder architecture development and implementation in Simulink. Resulting solutions and resources utilization estimates will be useful during further implementation in ASIC.