Details

Title: Разработка и исследование аппаратно-реконфигурируемого пакетного процессора на базе СБИС ПЛ с использованием среды SDNet: выпускная квалификационная работа магистра: направление 09.04.01 «Информатика и вычислительная техника» ; образовательная программа 09.04.01_20 «Проектирование компьютерных систем»
Creators: Надрага Александр Романович
Scientific adviser: Антонов Александр Петрович
Other creators: Новопашенный Андрей Гелиевич
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и технологий
Imprint: Санкт-Петербург, 2020
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: пакетный процессор; межсетевой экран; плис; sdnet; vivado; xilinx; packet processor; firewall; fpga
Document type: Master graduation qualification work
File type: PDF
Language: Russian
Speciality code (FGOS): 09.04.01
Speciality group (FGOS): 090000 - Информатика и вычислительная техника
Links: Отзыв руководителя; Рецензия; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2020/vr/vr20-783
Rights: Доступ по паролю из сети Интернет (чтение, печать, копирование)

Allowed Actions:

Action 'Read' will be available if you login or access site from another network Action 'Download' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Тема выпускной квалификационной работы: "Разработка и исследование аппаратно-реконфигурируемого пакетного процессора с использованием среды SDNet" Данная работа посвящена исследованию и разработке аппаратно-реконфигурируемого пакетного процессора на базе СБИС ПЛ с использованием среды SDNet для реализации пакетной фильтрации в высокоскоростных сетях 10-100Гбит/с, а также анализу существующих систем на кристалле, их архитектурных особенностей, проведение анализа возможностей пакета SDNet по реализации пакетных процессоров и изучению существующих аппаратных решений. В результате был проведен анализ систем на кристалле Zync UltraScale+ и аппаратных ускорителей Alveo, проведен анализ существующих решений и исследований в данной области и разработан пакетный процессор и использованием SDNet, проведена его оптимизация, проанализированы временные характеристики полученной реализации. Разработанный пакетный процессор удовлетворяет условиям использования в высокоскоростных сетях 10-100Гбит/с.

The subject of the graduate qualification work is: "Development and research of a hardware-reconfigurable packet processor using the SDNet environment" This work is devoted to the research and development of a hardware-reconfigurable packet processor based on FPGA using the SDNet environment for implementing packet filtering in high-speed 10-100 Gbit/s networks, and analysis of existing systems on a crystal, their architectural features, analysis of the SDNet package capabilities by implementation of packet processors and the analysis of existing hardware solutions. As a result, we analyzed systems on the Zync UltraScale + crystal and Alveo hardware accelerators, analyzed existing solutions and research in this area, developed a packet processor using SDNet, optimized it, and analyzed the timing characteristics of the resulting implementation. The developed packet processor satisfies the conditions of use in high-speed networks of 10-100 Gbit/s.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print Download
Internet Authorized users Read Print Download
-> Internet Anonymous

Usage statistics

stat Access count: 2
Last 30 days: 0
Detailed usage statistics