?

Details
Table Card RUSMARC
Title: Использование высокоуровневых средств проектирования для разработки аппаратных фильтров на ПЛИС Lattice: выпускная квалификационная работа бакалавра: направление 09.03.01 «Информатика и вычислительная техника» ; образовательная программа 09.03.01_01 «Вычислительные машины, комплексы, системы и сети»
Creators: Макаревич Никита Сергеевич
Scientific adviser: Федотов Александр Александрович
Other creators: Нестеров Сергей Александрович
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и технологий
Imprint: Санкт-Петербург, 2020
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: плис; lattice semiconductor; фильтр; высокоуровневый синтез; chisel; scala; fpga; filter; high-level synthesis
Document type: Bachelor graduation qualification work
File type: PDF
Language: Russian
Level of education: Bachelor
Speciality code (FGOS): 09.03.01
Speciality group (FGOS): 090000 - Информатика и вычислительная техника
Links: Приложение; Отзыв руководителя; Рецензия; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2020/vr/vr20-794
Rights: Доступ по паролю из сети Интернет (чтение, печать, копирование)
Record key: ru\spstu\vkr\6497

Allowed Actions: –

Action 'Read' will be available if you login or access site from another network Action 'Download' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

В работе рассмотрены различные варианты цифровых фильтров, синтезированные на ПЛИС при помощи средств языка Chisel, Firrtl, и САПР Lattice Diamond. Рассмотрены методы синтеза адаптивного цифрового фильтра при помощи средств Chisel. В процессе выполнения работы я рассмотрел особенности конструирования фильтров на ПЛИС, существующие средства высокоуровневого синтеза, сравнил их возможности, полезные для решения поставленной задачи. Проведён сравнительный анализ синтеза фильтров под разные аппаратные платформы двумя разными средствами синтеза: Lattice LSE и Synplify Pro. В симуляторе Aldec ActiveHDL я проверил работу синтезированных фильтров с адаптацией и без неё. Весовые коэффициенты для тестов были получены при помощи Matlab.

This work is devoted to solving the problem of developing different types of digital filters on FPGA. Synthesis is performed with Chisel, Firrtl and Lattice Diamond IDE tools. Filter with static weight coefficients and adaptive filter designs compared in this work. In the course of this work I examined the features of designing filters for hardware platform (FPGAs). I reviewed existing high-level synthesis tools and compa-red their capabilities useful for solving the problem. I compared filter synthesis results for different hardware platforms with two different synthesis tools: Lattice LSE and Synplify Pro. The testing of synthesized modules was performed with Aldec ActiveHDL simulation tool, adaptive and static weights used in testing design. For the testing purpose I generated weight coefficients for filter using Matlab.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print Download
Internet Authorized users SPbPU Read Print Download
-> Internet Anonymous

Table of Contents

  • РЕФЕРАТ
  • ABSTRACT
  • ВВЕДЕНИЕ
  • ТЕОРЕТИЧЕСКАЯ ЧАСТЬ
    • Виды цифровых фильтров
    • Особенности реализации БИХ-фильтров на ПЛИС
    • Адаптивность цифровых фильтров
    • Адаптивные алгоритмы
    • Вывод
  • ОБЗОР СРЕДЫ РАЗРАБОТКИ LATTICE DIAMOND
    • Средства синтеза
      • Lattice LSE
      • Synplify pro
    • Библиотека IPexpress
    • Логический анализатор Reveal Analyzer
    • Процесс создания проекта
    • Сводная таблица входов и выходов ПЛИС Spreadsheet View
    • Симулятор Active HDL
    • Вывод
  • АППАРАТНАЯ ПЛАТФОРМА
  • ОБЗОР СУЩЕСТВУЮЩИХ ИНСТРУМЕНТОВ ОПИСАНИЯ АППАРАТНЫХ СРЕДСТВ
    • Обоснование выбора языка Chisel для разработки цифровых фильтров
  • ЯЗЫК ОПИСАНИЯ АППАРАТНЫХ СРЕДСТВ CHISEL
    • Представление данных
    • Комбинаторные схемы
    • Использование функций Scala в Chisel
    • Работа с интерфейсами ввода/вывода
    • Сравнение Chisel и Verilog
    • Преимущества Chisel для разработки цифровых фильтров
  • РАЗРАБОТКА ЦИФРОВЫХ ФИЛЬТРОВ НА ЯЗЫКЕ CHISEL
    • Разработка простого КИХ-фильтра
    • Разработка алгоритмического умножителя для фильтров
    • Разработка алгоритмического БИХ-фильтра
    • Разработка алгоритмического адаптивного БИХ-фильтра
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
  • ПРИЛОЖЕНИЕ 1. ИСХОДНЫЙ КОД АЛГОРИТМИЧЕСКОГО УМНОЖИТЕЛЯ НА CHISEL
  • ПРИЛОЖЕНИЕ 2. ИСХОДНЫЙ КОД АЛГОРИТМИЧЕСКОГО БИХ-ФИЛЬТРА НА CHISEL
  • ПРИЛОЖЕНИЕ 3. ИСХОДНЫЙ КОД АЛГОРИТМИЧЕСКОГО АДАПТИВНОГО БИХ-ФИЛЬТРА НА CHISEL
  • ПРИЛОЖЕНИЕ 4. ПРИМЕРЫ АДАПТИВНЫХ ФУНКЦИЙ И СОЗДАНИЕ ОБЪЕКТА ФИЛЬТРА

Usage statistics

stat Access count: 14
Last 30 days: 0
Detailed usage statistics