Тема выпускной квалификационной работы «Аппаратная реализация умножителей в двоичных полях Галуа с расширением не более 10». В данной работе рассмотрены архитектуры типовых операций двоичных полях Галуа, которые применяются при реализации алгебраических декодеров: умножение, умножение на константу, возведение в квадрат и инверсия, для полиномиального и нормального базиса. Выполнен сравнительный анализ архитектур для разных значений расширения двоичного поля Галуа по количеству логических вентилей и длине критического пути, конкретные значения для каждого из параметров и архитектур представлены в виде таблиц. Кроме того, разработана гибридная схема умножения на основе алгоритма Карацубы, которая требует меньшее количество вентилей по сравнению с другими схемами умножения при небольших значениях расширения поля.

Topic of the final qualifying paper is “Hardware Architectures of Multipliers in binary Galois fields with extension not greater than 10”. In this paper the hardware architectures of typical operations of binary Galois field which is used for algebraic decoding like multiplication, multiplication on constant, inversion, squaring are considered for polynomial basis and normal basis. Comparison in terms of gates number and critical path length is done. Also, this paper presented the hybrid scheme of multiplication based on Karatsuba algorithm which requires less gates compared to other schemes with small extensions of the original field.