Details

Объект исследования – аппаратная реализация КИХ фильтра на основе распределенных вычислений с пониженным объемом требуемой памяти в FPGA.Цель работы - снижение объема потребляемой памяти и повышение производительности аппаратных архитектур КИХ фильтров на основе распределенной арифметики.В ходе выполнения выпускной квалификационной работы была разработана архитектура данного КИХ фильтра, после чего она была реализована в ПЛИС семейства Xilinx Artix-7. После реализации в FPGA, а также дополнительной битовой модели в среде Simulink, для данного фильтра было проведено моделирование с известной импульсной характеристикой.Проведена разводка проекта в ПЛИС. Для выполнения данной задачи была использована среда Vivado. В результате проведенной работы были получены данные о рабочей тактовой частоте и о количестве задействованных ресурсов.Произведен анализ различных архитектур КИХ-фильтра и проведено их сравнение с предложенной реализацией.Задание на выпускную квалификационную работу выполнено в полном объеме.

The object of the graduate qualification work is a hardware implementation of a filter based on distributed arithmetic with a reduced amount of required memory in an FPGA.The purpose of the work is to reduce the amount of memory consumed and improve the performance of hardware architectures of filters based on distributed arithmetic.During the completion of the final qualification work, the architecture of this FIR filter was developed, after which it was implemented in the FPGA of the Xilinx Artix-7 family. After implementation in the FPGA, as well as an additional bit model in the Simulink environment, a simulation with a known impulse response was performed for this filter.The wiring of the project in FPGA was carried out. The Vivado environment was used to perform this task. As a result, of the work carried out, data on the operating clock frequency and the number of resources involved were obtained.The analysis of various architectures of the FIR filter is carried out and their comparison with the proposed implementation is carried out.The assignment for the final qualifying work has been completed in full.