Details

Title Аппаратная реализация модифицированных алгоритмов Берлекэмпа-Месси с поддержкой стираний: выпускная квалификационная работа бакалавра: направление 11.03.02 «Инфокоммуникационные технологии и системы связи» ; образовательная программа 11.03.02_01 «Системы мобильной связи» = Hardware implementation of modified Berlekamp-Massey algorithms with erasure support
Creators Праздникова Карина Маратовна
Scientific adviser Макаров Сергей Борисович ; Синютин Кирилл Александрович
Organization Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint Санкт-Петербург, 2026
Collection Выпускные квалификационные работы ; Общая коллекция
Subjects БЧХ коды ; декодирование БЧХ кодов ; ПЛИС ; поле Галуа ; алгоритм Берлекэмпа-Месси ; стирания ; BCH codes ; BCH decoding ; FPGA ; Galois field ; Berlekamp-Massey algorithm ; erasures
Document type Bachelor graduation qualification work
Language Russian
Level of education Bachelor
Speciality code (FGOS) 11.03.02
Speciality group (FGOS) 110000 - Электроника, радиотехника и системы связи
DOI 10.18720/SPBPU/3/2026/vr/vr26-3204
Rights Доступ по паролю из сети Интернет (чтение, печать)
Additionally New arrival
Record key ru\spstu\vkr\41789
Record create date 8/4/2026

Allowed Actions

Action 'Read' will be available if administrator prepare required files

Group Anonymous
Network Internet

Цель работы – реализация и исследование параметризируемых аппаратных архитектур модифицированных алгоритмов Берлекэмпа-Месси с поддержкой стираний. Решаемые задачи: 1. Реализация аппаратных архитектур модифицированных алгоритмов Берлекэмпа-Месси (БМ); 2. Добавление поддержки стираний в разработанных архитектурах; 3. Анализ производительности и ресурсных затрат разработанных аппаратных архитектур при различных параметрах (количество итераций за такт, исправляющая способность). В результате работы была выполнена реализация аппаратных архитектур модифицированных алгоритмов Берлекэмпа-Месси в среде Xilinx Vivado. Использовались методы: преобразования классического алгоритма БМ в модифицированные с добавлением поддержки стираний, описание архитектур на SystemVerilog, синтез в Vivado с варьированием исправляющей способности и параллелизма, оценка ресурсов и временных параметров. Данные аппаратные реализации могут быть использованы в составе декодеров БЧХ кодов. Были использованы язык описания аппаратуры SystemVerilog, модель FPGA Xilinx серии Artix-7 xc7a200tffv1156-2 в среде Vivado.

The aim of the work is to implement and study parameterizable hardware architectures of modified algorithms. Key tasks: 1. Modified BM algorithm hardware architecture implementation; 2. Erasure support integration; 3. Performance and resource analysis (iterations/cycle, correction capability). As a result of the work, the implementation of hardware architectures for modified Berlekamp-Massey algorithms was performed in the Xilinx Vivado environment. The following methods were used: transformation of the classical BM algorithm into modified versions with added support for erasures, description of architectures in SystemVerilog, synthesis in Vivado with variation of error correction capability and parallelism, and evaluation of resources and timing parameters. These hardware implementations can be used as part of BCH code decoders. The hardware description language SystemVerilog and the Xilinx Artix-7 xc7a200tffv1156-2 FPGA model in the Vivado environment were utilized.

Network User group Action
ILC SPbPU Local Network All
Internet Authorized users SPbPU
Internet Anonymous
...