Electronic Documents Search

Documents found: 21

1
2
3

Разработка планировщика выполнения инструкций для математического сопроцессора процессора с RISC-V архитектурой: выпускная квалификационная работа магистра: направление 11.04.04 «Электроника и наноэлектроника» ; образовательная программа 11.04.04_07 «Инжиниринг в микро- и наноэлектронике»

Creators	Колбенков Павел Петрович
Scientific adviser	Буданов Дмитрий Олегович
Organization	Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint	Санкт-Петербург, 2024
Collection	Выпускные квалификационные работы; Общая коллекция
Subjects	центральный процессор; числа с плавающей точкой; планировщик исполнения инструкций; планирование инструкций разной длительности; risc-v; central processing unit; florating point numbers; instruction scheduler; variable latency instruction scheduling
Document type	Master graduation qualification work
File type	PDF
Language	Russian
Level of education	Master
Speciality code (FGOS)	11.04.04
Speciality group (FGOS)	110000 - Электроника, радиотехника и системы связи
DOI	10.18720/SPBPU/3/2024/vr/vr24-4220
Rights	Доступ по паролю из сети Интернет (чтение, печать, копирование)

pdf, 4.4 Mb

1
2
3