Electronic Documents Search

Documents found: 1

1

Каскадная реализация алгоритма RC4 на FPGA: выпускная квалификационная работа магистра: направление 11.04.02 «Инфокоммуникационные технологии и системы связи» ; образовательная программа 11.04.02_01 «Защищенные телекоммуникационные системы» New arrival!

Creators	Корешков Даниил Андреевич
Scientific adviser	Рашич Андрей Валерьевич
Organization	Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint	Санкт-Петербург, 2025
Collection	Выпускные квалификационные работы; Общая коллекция
Subjects	программируемые логические интегральные схемы; Xilinx; AXI4-Stream; двухпортовая память; троичный сумматор; RC4; потоковое шифрование; вычислитель; многопоточная архитектура; аппаратная реализация; метрика ключа; графический процессор; programmable logic integrated circuits; dual-port memory; ternary adder; stream cipher; hardware implementation; computing unit; multiprocessor architecture; key metric; graphics processor
Document type	Master graduation qualification work
File type	PDF
Language	Russian
Level of education	Master
Speciality code (FGOS)	11.04.02
Speciality group (FGOS)	110000 - Электроника, радиотехника и системы связи
DOI	10.18720/SPBPU/3/2025/vr/vr25-2192
Rights	Доступ по паролю из сети Интернет (чтение)

pdf, 1.6 Mb

1